VHDL-kieli FPGA-suunnittelussa/JK-kiikuilla toteutettu tilakone-esimerkki

Kohteesta Wikikirjasto
Siirry navigaatioon Siirry hakuun

JK-kiikuilla toteutettu tilakone-esimerkki[muokkaa | muokkaa wikitekstiä]

Simulaatiotulos[muokkaa | muokkaa wikitekstiä]

Counter bcd enable f.png