VHDL-kieli FPGA-suunnittelussa/Tilakaaviolla kuvattu tilakone-esimerkki

Kohteesta Wikikirjasto
Siirry navigaatioon Siirry hakuun

Tilakaaviolla kuvattu tilakone-esimerkki[muokkaa | muokkaa wikitekstiä]

Simulaatiotulos[muokkaa | muokkaa wikitekstiä]

Counter bcd enable f.png